按照最嚴格的性能標準設計的精密設計的VPX背板對于當今國防應用中普遍存在的高速信號需求至關重要。背板確實是嵌入式系統中的通信主干，必須按照嚴格的信號完整性標準進行設計，以確保系統內模塊之間及時、準確的數據傳輸。對于符合VPX和SOSA“傳感器開放系統架構”標準的有效負載，隨著系統轉向支持100G-baseKR4以太網、PCIe Gen4協議等的更高串行比特率，高信號完整性對于實現故障安全操作至關重要。
要滿足高速背板設計的性能預期，需要使用最新連接器技術和材料的團隊具備實用的專業知識和深厚的設計經驗。驗證和驗證需要最新的設計、模擬和測試工具來測量結果。
數據高速公路從背板開始
從堅實的基礎開始對于背板性能至關重要。目前幾乎所有VPX背板PCB均采用FR4材料制造。FR4擁有數十年穩定的性能記錄，并以卓越的耐熱性(+180℃)和一致的介電常數(Dk)著稱。考慮到惡劣的防御環境，其在極端溫度范圍內的低熱膨脹系數(CTE)至關重要，更不用說高板數系統中背板的物理長度了。然而，當涉及到VPX系統的一個關鍵因素(而且是一個重要因素)時，FR4也有其局限性——數據速率。
FR4是8-10 Gbits/秒的最佳選擇。每通道10 Gb時，可以完成40 GbE(40 GbASE-KR4)和PCIExpress(PCIe) Gen-3協議的工作，并且信號完整性足以完成任務。然而，各種形式的高速EW/RF(電子戰/射頻)應用現在都需要超越這些水平的數據速率和網絡連接。芯片制造商繼續快速響應市場需求，因此，新的傳感器開放系統架構(SOSA)一致的3U和6U有效負載模塊現在必須支持100 GbE(100 GbASE-KR4)和PCIExpress(PCIe) Gen-4處理協議、FPGA(現場可編程門陣列)和開關產品。憑借這些進步，相關的每通道數據速率要求從10 Gbits/秒提升至25 Gbits/秒，在信號完整性方面遠遠超出了FR4的能力。
輸入高速層壓板
現在，更快的協議被融入芯片中，需要更快的背板——不可能有一條高速公路接入土路。雖然這種類比可能有些極端，但事實是背板數據速率能力需要跟上以避免瓶頸。Isola的Tachyon100G是高速層壓板的一個示例，它能夠通過電路板和背板設計將當前的VPX模塊和協議擴展到更高速的系統。其低損耗性能和超光滑銅線支持100 Gb/秒及以上的高數據速率應用。與FR4相比，它可以在更寬的頻率和溫度范圍內實現更高的穩定性，考慮到VPX系統的速度更高、系統負載更熱，這兩個非常重要的性能特性。
任何PCB的纖維/樹脂復合材料構成都是確保介電常數一致的關鍵。纖維/樹脂復合PCB材料不均勻且各向異性(不均勻/有顆粒)，因此傳播速度可能會根據跡線位置而變化。在典型的FR4材料中(圖1)，信號在穿過纖維豐富區域(#1)的跡線上穿過電路板時會遇到不同的介電常數，這與穿過樹脂/纖維組合區域(#2)的信號不同。由于一條跡線到另一條跡線的傳播速度不同，這可能會導致時序偏差和信號錯誤。
圖1/1a：典型FR4材料與高速材料的比較。
相比之下(圖1a)，高速層壓板具有機械鋪展的玻璃結構，并且與FR4相比電氣更加均勻。長絲以高密度編織方式機械鋪展，消除了樹脂間隙，從而提高了電氣均勻性。材料的同質性意味著無論走線穿過電路板的何處，信號性能都是一致的。這種一致性有助于確保相似的傳播速度和介電常數，并可以減少信號定時問題。
出口和入口坡道–VPX連接器
從芯片到模塊再到連接器等，一切都早在2018年左右，當時PCIe Gen3和40 GbE是主要/最常用的高端數據傳輸協議。VITA 46定義的連接器以流行的速度運行多年。然而，隨著先進的EW/RF應用的出現，隨著其固有的數據速率的提高，PCIe Gen4和100 GbE開始尋找更廣泛的應用，并且限制正在被突破。在板卡進步的同時，VPX連接器制造商推出了期待已久的設計改進，確保這些高速信號能夠離開VPX模塊并穿過背板從插槽到插槽以及從插槽到I/O，并具有以下功能所需的信號完整性。
2021年1月，推出了ANSI/VITA 46.30-2020更高數據速率VPX標準，以解決100 GbE和PCIe Gen4協議的高速連接器設計問題。眾所周知，VITA 46.3為每個晶圓或VPX術語中的通道25 Gbaud速度鋪平了道路。單通道也稱為超細管道;鏈路聚合反過來將四個通道轉換為一個胖管道，每個胖管道鏈路支持100 Gbaud和64 Gbaud，然后分別實現100 GbE和PCIe Gen4所需的數據速率。Amanol的R-VPXEV02和TEConnectivity的RT3連接器符合ANSI/VITA 46.30標準，現在在運行100 GbE和PCIe Gen4協議的較新應用中得到更多使用。
圖2：Ampheno的R-VPXEV02高速連接器
原始VITA 46.0連接器和ANSI/VITA 46.30中定義的新型更高數據速率連接器之間的一個重要區別是板端接處的引腳尺寸。引腳尺寸減小，從而最大限度地減少串擾，并減少連接器/PCB接合處的阻抗不連續性。對于高速信號，VITA 46.30標準指向焊尾而不是較小的兼容引腳。焊尾端接在PCB的微孔中，以提高信號完整性。好消息是，符合VITA 46.30的連接器向后兼容傳統VITA 46.0連接器，并遵循相同的外形尺寸。這一事實意味著100 Gb功能的VPX模塊可以插入速度較低的40 Gb功能背板，反之亦然。
制造：控制是關鍵
經驗豐富的高速背板供應商知道，高速背板的生產控制與前期工程工作同樣重要。遵守基線設計原則對于成功實現背板至關重要;此外，高速背板的組裝依賴于受控且易于理解的制造工藝，以確保背板生產過程中工程和設計工作的投資不會減少。
一個重要的領域是導體表面。PCB上的導體表面并不完全光滑，但粗糙的銅可以提高層壓板的剝離強度。另一方面，導體表面光滑度是控制信號沿導電銅箔傳輸時的一致性和優化的關鍵。Tachyon100G使用非常光滑的銅箔——VLP-2(2微米)來提高性能。
當銅表面粗糙時，有效導體長度隨著電流沿著銅表面的形貌沿著表面的輪廓流動而延伸。在高頻下，銅的有效電阻隨著電流傳輸的額外距離而增加。制造方法必須平衡銅/層壓板粘合的需求與光滑表面的需求，以實現一致的信號速度。
關于PCB厚度，最大厚度由最小連接器通孔直徑決定。板厚與孔尺寸之比一般不能超過10：1。如前所述，可處理25 Gbaud的高速連接器使用納米尾針，與標準VPX連接器(0.022英寸)相比，它需要更小的孔(0.014英寸)。這意味著，隨著信號速度的增加以及在組件中引入高速連接器，通孔直徑必須減小，最大板厚度也必須減小，因此層數也必須減小。這種電路板厚度限制迫使電路設計人員使用能夠最大限度減少層數并最大限度提高信號效率的電路板布局。
圖3：LCR嵌入式系統的背板采用先進的設計方法來促進針對國防應用的高速系統。
驗證——測量道路上的顛簸
與10 Gbaud測試相比，測試背板25 Gbaud性能需要加強審查。
電路設計人員知道，s參數代表電子元件和電路對高速信號的動態響應。通道參數是對s參數數據的解釋，可用于評估整體通道性能。在VPX背板中，通道參數用于評估信號在VPX模塊(本例中為VPX通道)之間移動時的信號完整性。每個通道組件的S參數相結合，產生插入損耗、回波損耗、串擾等的整體性能(通道合規性)。
對于等于或低于10 Gbaud的背板性能，ANSI/VITA 68.1-2017定義了建立通道合規性的信號完整性預算裕度標準。該指南使開發人員能夠設計符合VITA 68.1標準的背板，當背板包含也符合VITA 68.1預算標準的組件時，該背板支持多種結構類型所需的誤碼率(BER)。對于較高的費率和較低的合規利潤，必須仔細考慮整個渠道，因此不能預先分配較小的利潤。因此，驗證必須涉及全通道COM(每個IEEE802.3以太網的通道運行裕度)和PCIe的統計眼圖分析。
這就是VITA 68.3的用武之地：對于超過10 Gb/秒的速度，VITA 68.3將使用仿真為VPX模塊和背板建立一組極端情況參考s參數模型。此設置可以模擬整個通道，而無需詳細了解最終將連接哪些模塊或哪些背板組合。當使用參考s參數模型插入一組定義的端到端通道時，任何給定的設計都需要通過仿真來證明合規性。
對任何高速設計的信心都始于仿真。即使只在一端或背板設計一個模塊，也必須對整個端到端通道進行仿真。與直接測量相比，仿真不依賴外部設備，并且更容易將組件和其他元件與模塊或背板通道的其余部分隔離。COM(用于以太網)和PCIe參考包現在隨仿真軟件一起提供，并且VPX連接器模塊可從連接器制造商處獲得。后仿真提供了詳細的設計模型，可以根據VITA 68要求與客戶和供應商共享，而無需透露專有的設計功能。
VPX的未來
VPX和模塊化系統架構的發展導致人們對新系統部署的上市時間(或者用更絕對的術語來說是投入使用時間)的期望提高。需要高速信號處理的應用推動了對提高性能和可靠性的不斷需求。實現最高信號完整性的最佳背板設計依賴于尖端材料、連接器以及測試和制造方法相結合的堅實基礎。隨著VITA 標準組織提前規劃不斷提高的數據速率，具有豐富設計經驗的系統集成商必須是背板設計各個方面的專家。跟上步伐將確保當前和未來的任務就緒解決方案滿足作戰人員的需求。 |
